晶振布局時(shí)應(yīng)該注意哪些問(wèn)題
2022-11-16 21:47:39
PCB設(shè)計(jì)要點(diǎn)：
(1)、在PCB設(shè)計(jì)是，晶振的外殼必須接地，可以防止晶振的向往輻射，也可以屏蔽外來(lái)的干擾。
(2)、晶振下面要鋪地，可以防止干擾其他層。因?yàn)?#26377;些人在布多層板的時(shí)候，頂層和底層不鋪地，但是建議晶振所在那一塊鋪上地。
(3)、晶振底下不要布線(xiàn)，周?chē)?mm的范圍內(nèi)不要布線(xiàn)和其他元器件(有的書(shū)是建議300mil范圍內(nèi)，大家可以參考)，主要是防止晶振干擾其他布線(xiàn)和器件。
(4)、晶振不要布在板子的邊緣，因?yàn)闉榱税踩紤]，板卡的地和金屬外殼或者機(jī)械結(jié)構(gòu)常常是連在一起的，這個(gè)地我們暫且叫做參考接地板，如果晶振布在板卡的邊緣，晶振與參考接地板會(huì)形成電場(chǎng)分布，而板卡的邊緣常常是有很多線(xiàn)纜，當(dāng)線(xiàn)纜穿過(guò)晶振和參考接地板的電場(chǎng)是，線(xiàn)纜被干擾了。而晶振布在離邊緣遠(yuǎn)的地方，晶振與參考接地板的電場(chǎng)分布被PCB板的GND分割了，分布到參考接地板電場(chǎng)大大減小了。
(5)、當(dāng)然時(shí)鐘線(xiàn)盡量要短。如果你不想讓時(shí)鐘線(xiàn)走一路干擾一路，那就布短吧。還有一點(diǎn)，關(guān)于晶振的選擇，如果你的系統(tǒng)能工作在25M，就盡量不要選50M的晶振。時(shí)鐘頻率高，是高速電路，時(shí)鐘上升沿陡也是高速電路，需要考慮信號(hào)完整性。
補(bǔ)充：
1、晶振下方不要走線(xiàn)，晶振出線(xiàn)包地，走線(xiàn)過(guò)程不能隔斷，不要過(guò)孔換層；
2、晶振引出的兩根時(shí)鐘線(xiàn)也要短，防止形成發(fā)射天線(xiàn)；
3、晶振輸出腳串電阻，加22或33PF等濾波電容, 電容到地路徑要短；
4、可以使用擴(kuò)頻、展頻等手段，但需要硬件支持，同時(shí)也可能會(huì)影響高速信號(hào)質(zhì)量；
5、屏蔽晶振，金屬外殼檢查接地，必要時(shí)可貼吸波材料進(jìn)行防護(hù)。
高速的印制線(xiàn)或器件與參考接地板之間的容性耦合，會(huì)產(chǎn)生EMI問(wèn)題，敏感印制線(xiàn)或器件布置在PCB邊緣會(huì)產(chǎn)生抗擾度問(wèn)題。
一、問(wèn)題描述
某行車(chē)記錄儀，測(cè)試的時(shí)候要加一個(gè)外接適配器，在機(jī)器上電運(yùn)行測(cè)試時(shí)發(fā)現(xiàn)超標(biāo)，具體頻點(diǎn)是84MHZ、144MH、168MHZ，需要分析其輻射超標(biāo)產(chǎn)生的原因，并給出相應(yīng)的對(duì)策。
輻射測(cè)試數(shù)據(jù)如下：
▲ PCB邊緣的晶振與參考接地板之間的電場(chǎng)分布示意圖
▲ PCB中間的晶振與參考接地板之間的電場(chǎng)分布示意圖
